本站 7 月 23 日消息，微电子标准制定方 jedec 固态技术协会当地时间 22 日宣布，ddr5 mrdimm 和 lpddr6 camm 内存技术规范即将正式推出，并介绍了这两项内存的关键细节。
DDR5 MRDIMM 中的“MR”即 Multiplexed Rank（多路复用列），这意味着该内存支持两个或以上的 Rank（列），并可在单个通道上组合和传输多个数据信号，无需额外的物理连接就能有效提升带宽。
JEDEC 规划了多代 DDR5 MRDIMM内存，目标最终将其带宽提升至 12.8Gbps，较 DDR5 RDIMM 内存目前的 6.4Gbps 翻倍。
在 JEDEC 的设想中，DDR5 MRDIMM 将利用与现有 DDR5 DIMM 相同的引脚、SPD、PMIC 等设计，与 RDIMM 平台兼容，并利用现有的 LRDIMM 生态系统进行设计与测试。
此外 JEDEC 还规划了 Tall MRDIMM 外形尺寸。正如其名，这一设计将采用更高的外形尺寸，使其支持的 DRAM 封装数量翻倍，可进一步提升内存容量。
而在 LPDDR6 CAMM 方面，JEDEC 表示预计将实现 14.4GT/s 以上的最大速度，同时将提到 24bit 位宽子通道、48bit 位宽通道并支持“连接器阵列”（本站注：原文为 connector array）。
以上就是DDR5 MRDIMM 和 LPDDR6 CAMM 内存规范蓄势待发，JEDEC 公布关键技术细节的详细内容，更多请关注【创想鸟】其它相关文章！
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容， 请发送邮件至253000106@qq.com举报，一经查实，本站将立刻删除。
发布者：PHP中文网，转转请注明出处：https://www.chuangxiangniao.com/p/2405362.html
