本站 7 月 26 日消息，据韩媒 the elec 报道，来自分析机构 techinsights 的 choi jeong-dong 博士表示，采用 3d、4f2、vct（垂直通道晶体管）等创新结构的 dram 内存有望于 0c nm 节点实现量产。
0C nm 即第 3 代 10nm 以下级节点。目前三大 DRAM 原厂最先进的工艺是 1b (1β) nm，即第 6 代 20~10 纳米级节点。
Choi 认为，在下代 1c nm 后，DRAM 内存行业还将经历 1d nm 节点才会将名义制程缩小至 10nm 以下。
四到五年前有部分业内人士认为，采用新结构的 DRAM 内存在 1d~0a nm 世代就能面世。
但目前看来 3D DRAM、4F2 DRAM 等技术仍不成熟，即使情况顺利，量产至少也要等到 0b nm。以 3D DRAM 为例，目前仍在测试 8、12 层堆叠的内存样品，离 60、90 层堆叠的目标还有很长的路要求。
Choi 表示，直到 1b nm 制程，可减少漏电流的 HKMG （本站注：高介电常数（材料）/金属栅极）工艺还仅在 GDDR、DDR5、LPDDR 的部分产品中应用；
而到 1c nm 节点，HKMG 工艺将被三星电子和 SK 海力士广泛应用于所有类型的产品。
至于现有 DRAM 产品，1b nm 将从三季度开始从 1a nm 手中拿下出货量最高制程的头衔；
而在 1b nm DRAM 中，三星电子的产品尺寸最小、SK 海力士的略大、美光的最大，但差距并不显著。
以上就是TechInsights：3D、4F2 等新结构 DRAM 内存有望于 0C 节点量产的详细内容，更多请关注【创想鸟】其它相关文章！
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容， 请发送邮件至253000106@qq.com举报，一经查实，本站将立刻删除。
发布者：PHP中文网，转转请注明出处：https://www.chuangxiangniao.com/p/2404756.html
